自稱中國(guó)一站式IP和定制芯片領(lǐng)軍企業(yè)的芯動(dòng)科技宣布，正式加入U(xiǎn)CIe產(chǎn)業(yè)聯(lián)盟，推動(dòng)Chiplet(小芯片/芯粒)標(biāo)準(zhǔn)化。

同時(shí)，芯動(dòng)科技自研的首套跨工藝、跨封裝物理層兼容UCIe國(guó)際標(biāo)準(zhǔn)的Innolink Chiplet解決方案，已在全球范圍內(nèi)率先兼容各種應(yīng)用場(chǎng)景，并成功商用落地。

今年3月份，Intel、臺(tái)積電、三星、日月光、AMD、ARM、高通、Google、微軟、Meta(Facebook)等行業(yè)巨頭聯(lián)合，打造了全新的通用芯片互聯(lián)標(biāo)準(zhǔn)——UCle。

芯動(dòng)科技隨后宣布，率先推出國(guó)產(chǎn)自主研發(fā)的物理層兼容UCIe國(guó)際標(biāo)準(zhǔn)的IP解決方案“Innolink Chiplet”，是國(guó)內(nèi)首套跨工藝、跨封裝的Chiplet連接解決方案，并且在先進(jìn)工藝上量產(chǎn)驗(yàn)證成功。

據(jù)芯動(dòng)科技Chiplet架構(gòu)師高專介紹，芯動(dòng)科技在Chiplet技術(shù)領(lǐng)域積累了大量的客戶應(yīng)用需求經(jīng)驗(yàn)，并且和臺(tái)積電、Intel、三星、美光等業(yè)界領(lǐng)軍企業(yè)有密切的技術(shù)溝通和合作探索，兩年前就開始了Innolink Chiplet的研發(fā)工作，率先明確Innolink B/C基于DDR的技術(shù)路線，并于2020年的Design Reuse全球會(huì)議上首次向業(yè)界公開Innolink A/B/C技術(shù)。

得益于正確的技術(shù)方向和超前的布局規(guī)劃，Innolink的物理層與UCIe的標(biāo)準(zhǔn)保持一致，成為國(guó)內(nèi)始發(fā)、世界先進(jìn)的自主UCIe Chiplet解決方案。

芯動(dòng)科技在Innolink-B/C方案中采用了DDR的方式實(shí)現(xiàn)，提供基于GDDR6/LPDDR5技術(shù)的高速、高密度、高帶寬連接方案。

標(biāo)準(zhǔn)封裝使用MCM傳統(tǒng)基板或短距PCB，作為Chiplet互聯(lián)的介質(zhì)，具備成本便宜、集成容易等特點(diǎn)，同時(shí)搭配先進(jìn)封裝比如Silicon Interposer，具備密度高、功耗低、成本高等特點(diǎn)。

目前，Innolink Chiplet方案不僅用在風(fēng)華 1號(hào)數(shù)據(jù)中心GPU上，實(shí)現(xiàn)了性能翻倍，還被授權(quán)給了眾多合作伙伴和客戶。

通過復(fù)用芯動(dòng)科技的國(guó)產(chǎn)Innolink Chiplet技術(shù)，芯片設(shè)計(jì)企業(yè)和系統(tǒng)廠商能夠快速便捷地實(shí)現(xiàn)多Die、多芯片之間的互連，有效簡(jiǎn)化了設(shè)計(jì)流程。

目前，芯動(dòng)科技科已經(jīng)掌握了GDDR6/6X、LPDDR5/5X、DDR5/4、HBM3/HBM2E、32G/56G SerDes、基板和Interposer設(shè)計(jì)方案、高速信號(hào)完整性分析、先進(jìn)工藝封裝、測(cè)試方法等等世界前沿的核心技術(shù)，并且經(jīng)過大量客戶需求落地和量產(chǎn)驗(yàn)證迭代，累計(jì)流片200次以上的驗(yàn)證經(jīng)驗(yàn)，高端IP出貨超60億顆的量產(chǎn)應(yīng)用。

尤其在DDR系列高帶寬技術(shù)上，芯動(dòng)科技以先進(jìn)FinFet工藝量產(chǎn)了全球最快的LPDDR5/5X/DDR5 IP一站式解決方案，首次在普通PCB長(zhǎng)距離上，實(shí)現(xiàn)內(nèi)存顆粒過10Gbps的訪問速率。

關(guān)鍵詞： 芯動(dòng)科技加入U(xiǎn)CIe產(chǎn)業(yè)聯(lián)盟 芯動(dòng)科技 UCIe產(chǎn)業(yè)聯(lián)盟 Chiplet標(biāo)準(zhǔn)方案